三星于2014年8月对外首次发表每个记忆单元皆可储存3位元数

三星于2014年8月对外首次发表每个记忆单元皆可储存3位元数据的3D或V-NAND（Vertical NAND）型闪存，如此三星宣布其已经开始量产这款3D NAND型闪存．

由于之前3位元（3-bit）技术仅用于平面NAND型闪存，如今为了扩大市场影响力而使用于3D NAND型闪存。而且新款3位元MLC（Multi-level-cell）3D芯片是采用第二代V-NAND技术，让垂直堆叠可达32层，整合程度比起先前24层芯片高出30%。

传统NAND型闪存是把晶体管依照X、Y轴进行水平排列，因此2000年中期以来，NAND型闪存的制程从40奈米一路微缩至16奈米。一般产业专家都认为14奈米将是NAND型闪存微缩制程的极限，即使10奈米NAND 型闪存于技术是可行的，但是其所需之设备投资金额过高，即使能够量产也很难让厂商获利。

既然微缩制程在未来几年就会遇到瓶颈，所以半导体厂商业者就想用3D NAND或V-NAND加入Z轴，可以垂直排放，意味业者不只能在平面放置晶体管，还可以层层堆叠，有助降低生产成本。

由于三星电子这几年投资相当多金额在开发先进半导体技术之上，所以才能于2014年5月推出产业界首次见到的V-NAND技术堆叠32层，高于前一代的24层。未来持续往上多层的堆叠将成为技术的来源。三星V-NAND是采用3D CTF（Charge Trap Flash）与垂直连结制程技术。

根据消息指出，三星很可能已经完成48层堆叠的原型技术，可能于未来几年之后就可进入量产。

东芝于NAND型闪存投资也不遑多让，尤其是增加3D NAND投资。预估不久之后，将开始生产40至70层的V NAND型闪存。东芝曾经于9月9日于日本四日市工厂第2厂房进行改建。改建之后的第2厂房将成为3D NAND 型闪存的专门生产据点，并预计在2016年初开始进入量产。至于SK海力士则可能提早于2014年底之前，将3D NAND型闪存带入量产阶段。

目前产业界都认为这种堆叠技术于未来几年之后，可以将NAND型闪存堆叠层冲上100层之多。使得NAND型闪存的储存容量持续提高，进而成为产业中不可或缺的内存。（765字）