12吋芯片与底层base芯片堆叠之三维内存系统制程整合开发开发，包括光阻在铝芯片上接着问题之探讨与改、SOI IPD电容设计、IPD元件制程开发、晶圆暂时性接合及涂布技术、无凸块晶圆接合制程整合及电性量测。

3DIC是在晶圆蚀刻出TSV，再填入Via的导电材料如铜、多晶硅、钨材料形成导电的通道，最后则将晶圆或晶粒薄化再加以堆叠、结合(Bonding)，而成为3D IC。 相较于采用Wire Bonding的传统堆叠封装，或过去强调效能优势的SoC设计来说，3D IC的内部连接路径更短，相对可使芯片间的传输速度更快、噪声更小、效能更佳。 因此，面对长久以来电子产品的需求与发展，始终都是往小型(薄型)化、高度整合、高效率、低成本、低功耗、即时上市(time-to-market)等发展趋势，3DIC有极佳的优势。