加法器

通过结合以上所述基本逻辑电路，可以配置具有特定功能的电路。 此处，我们将说明用于比较器的异或（XOR）（*）电路，该比较器用于检查数据不匹配和加法器。 图中，开关按下的状态定义为打开，拉起的状态定义为关闭

学会数位逻辑电路的正确使用方法、电路的测量技术，掌握数位系统的基本设计方法使学生能建立基本的数位电路系统的设计概念（知识）掌握数位元电路物理模型和数学模型的建立和使用方法，学会逻辑系统设计技术和测试验证方法。（技能）能具备电子业从业人员之专业态度（态度）能了解电子业之市场及其发展情形（其他）。学习基础逻辑电路设计，认识布林代数

若AB=C且 =0，则AB分别为10 实现两个一位二进制数相加，产生一位和值及一位进位值，但不考虑低位来的进位位的加法器称为全加器。 设触发器的初态为Qn，将D触发器的Q输出端连接到D输入端则当CP脉冲到来时，触发器的状态Qn+1为1。 用（ ）片八选一数据选择器芯片可扩展实现一个64选一数据选择器