verilog硬件描述语言hdl: hardware des

Verilog硬件描述语言(HDL: Hardware Description Language)的设计理念在FPGA数位电路设计、超大型积体电路设计(VLSI)、及系统芯片(SOC)设计上均扮演着非常重要的角色，是软硬件工程师在职场上必备的工具。

本课程的特色在于由浅而深、循序渐近的探讨Verilog HDL的设计理念，并搭配精彩而简易的设计范例，实际的在FPGA硬件板上彻底的实习数位电路设计。

本课程的最大目标是使学习者能够快速的入门、快速的活用、具体的学习到Verilog HDL的设计技巧及经验，以便增强在职场上的竞争力。

※上课时间 ：欢迎机关团体或个人来电洽询。

本课程教材内容包含五日全部讲义、所有提供实习的 Verilog 程式 source code、Altera Cyclone II FPGA 发展实验板及所有实习使用的线材。