verilog

本书系统地介绍了一种广泛应用于集成电路设计领域的硬件描述语言Verilog HDL语言。用Verilog HDL语言设计数字逻辑电路和数字系统的新方法是电子电路设计方法的革命性变革，也是电子工程师在21世纪必须掌握的专业知识。 这本书由12章组成

Verilator 不会简单地将 Verilog HDL 转换为 C++ 或 SystemC。Verilator 不仅可以翻译，还可以将代码编译为速度更快的优化与可选的线程分区模型，同时这些模型封装在 C++/SystemC/Python 模块中。经过编译的 Verilog 模型，即使在单线程上执行的速度也比独立 SystemC 快 10 倍以上，并且在单线程上的执行速度比诸如 Icarus Verilog 之类的解释 Verilog 模拟器快 100 倍